×
《集成电路可测性设计工程师》课程是工业和信息化部教育与考试中央组织开展的“工业和信息化职业手艺提升工程”培训项目 ，旨在作育集成电路可测性设计(DFT)中级应用型人才 ，提升一线企业事情职员的理论和下手能力。
面向工具
集成电路设计、制造、测试相关企业的专业职员能力提升、以及企业刚吸收的应届研究生培训需求。
主理单位
北方工业大学培训中央 ，高精尖立异研究院
协办单位
BETVLCTOR伟德入口app下载
授课方法
线上直播授课
原价3500元 ，10人以上整体或在校生八折优惠
培训时间：终年招生 ，详细开班时间请来电咨询。
近期开班时间：2022年9月1日—9月5日
由工业和信息化部教育与考试中央揭晓《工业和信息化职业能力证书》,学员信息纳入“工业和信息化手艺手艺人才库” ，可在官网（www.miiteec.org.cn）盘问。
| 上课时间 | 课程名称 | 涵盖的知识点 | 课时 |
| 第一天 19:30-21:00 | 集成电路测试手艺概述 | 测试手艺在芯片中的作用 ，测试手艺的分类 ，自动测试装备ATE ，测试手艺面临的挑战和未来。 | 2 |
| 第二天 19:00-22:10 | 数字集成电路测试要领 | 集成电路测试意义及分类 ，数字逻辑电路与故障模子 ，组合逻辑电路测试 ，时序逻辑电路测试 ，可测性设计要领。 | 4 |
| 第三天 14:00-17:10 | 逻辑电路可测性设计要领 | 集成电路设计流程 ，逻辑电路的分类 ，Scan扫描电路手艺 ，ATPG自动测试向量发外行艺。 | 4 |
| 第三天 19:00-22:10 | 逻辑电路可测性设计要领 | ATPG自动测试向量爆发压缩手艺 ，LBIST逻辑自测试手艺 ，ATPG自动测试向量爆发IP Core ，ATPG自动测试向量爆发和大规模集成电路先进逻辑测试要领。 | 4 |
| 第四天 14:00-17:10 | Memory存储器可测性设计要领 | Memory故障模子 ，Memory测试算法 ，Memory测试流程 ，Memory 自我修复 ，Memory内建自测试手艺MBIST。 | 4 |
| 第四天 19:00-21:15 | Boundary Scan 界线扫描电路手艺与要领 | IEEE1149.1界线扫描基础 ，IEEE 1149.1界线扫描应用 ， IEEE 1149.6界线扫描应用 ，IEEE 1687及应用。 | 3 |
| 第五天 19:00-19:45 | Analog and Mixed Signal Test 模拟及混淆信号电路测试 | 模拟电路故障模拟 ，模拟电路故障模拟流程 ，DDR PHY测试实例。 | 1 |
| 第五天 19:55-21:25 | Diagnosis & Yield improvement ATE测试失效剖析和良率改善 | 芯片测试效果log剖析 ，Diagnosis 失效诊断剖析 ，Yield improvement 良率改善与剖析。 | 2 |
| 四天后 19:00-21:00 | 考试 | ||
授课讲师主要由来自北方工业大学及业界履历富厚的资深测试应用手艺专家组成 ，均具有10年以上的集成电路测试教育培训及重大芯片可测性设计应用履历。对重大芯片SOC如人工智能 ，汽车电子和GPU等可测性设计 ，积累了现实的手艺履历。在逻辑电路可测性设计、存储器可测性设计、界线扫描手艺、内建自测试手艺设计方面 ，周全掌握目今芯片测试设计的需求和工程测试设计妄想的制订。对主流可测性设计软件的项目开发与应用方面具有丰富的理论和实践积淀。
若是您对我司的产品或效劳有任何意见或者建议 ，您可以通过这个渠道给予我们反响。您的留言我们会尽快回复！
0769-82327388
微信订阅号
微信咨询
